日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 5日

出 願 番 号 Application Number:

特願2002-321325

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 2 - 3 2 1 3 2 5]

出 願 人

富士通株式会社

2003年 7月24日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 0241121

【提出日】 平成14年11月 5日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 7/10

【発明の名称】 半導体記憶装置

【請求項の数】 7

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 江渡 聡

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 中村 俊和

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 三代 俊哉

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100092152

【弁理士】.

【氏名又は名称】 服部 毅巖

【電話番号】 0426-45-6644

【手数料の表示】

【予納台帳番号】 009874

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9705176

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 データを動的に保持するメモリコアを有する半導体記憶装置において、

スタンバイ状態及び非スタンバイ状態を制御するイネーブル信号を入力する第 1のバッファ回路と、

前記イネーブル信号に応じて、所定のロジック信号もしくはメモリコアのデータの読み出し及び書き込みを制御するリードーライト信号を出力する第2のバッファ回路と、

前記イネーブル信号に応じて、前記ロジック信号を反転した反転信号もしくは 前記リードーライト信号を出力する第3のバッファ回路と、

前記第2のバッファ回路から出力される前記ロジック信号もしくは前記リードーライト信号によって、前記データの読み出し及び書き込みを制御するコントロール回路と、

前記第3のバッファ回路から出力される前記反転信号もしくは前記リードーライト信号によって、前記データの外部との入出力を制御するデータ出力コントロール回路と、

を有することを特徴とする半導体記憶装置。

【請求項2】 前記第2のバッファ回路は、前記スタンバイ状態を制御する イネーブル信号が入力されているとき、前記ロジック信号を出力することを特徴 とする請求項1記載の半導体記憶装置。

【請求項3】 前記第2のバッファ回路は、前記非スタンバイ状態を制御するイネーブル信号が入力されているとき、前記リードーライト信号を出力することを特徴とする請求項1記載の半導体記憶装置。

【請求項4】 前記第3のバッファ回路は、前記スタンバイ状態を制御するイネーブル信号が入力されているとき、前記反転信号を出力すること特徴とする請求項1記載の半導体記憶装置。

【請求項5】 前記第3のバッファ回路は、前記非スタンバイ状態を制御す

るイネーブル信号が入力されているとき、前記リードーライト信号を出力することを特徴とする請求項1記載の半導体記憶装置。

【請求項6】 前記第2のバッファ回路及び前記第3のバッファ回路は、隣接していることを特徴とする請求項1記載の半導体記憶装置。

【請求項7】 前記第2のバッファ回路及び前記第3のバッファ回路は、同時に活性化及び非活性化されることを特徴とする請求項1記載の半導体記憶装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体記憶装置に関し、特にデータを動的に保持するメモリコアを有する半導体記憶装置に関する。

[0002]

【従来の技術】

PSRAM (Pseudo-RAM) は、メモリコア (セル) にDRAM (Dynamic RAM) コアを用いているが、インターフェースをSRAM (Static RAM) 方式にした半導体メモリである。

[0003]

PSRAMは、メモリコアにDRAM構造を用いているので、SRAMに比べ低コストで製造できる。しかし、DRAMのメモリコアは、SRAMのメモリコアと異なり、データ保持時間が有限であるため、リフレッシュと呼ばれるデータ再書き込み動作が必要である。また、破壊読出し方式のためDRAMメモリコアは、その制御にSRAMにはない特別な配慮が必要である。従来のPSRAMでは、これらの配慮を全て行いつつ、SRAMインターフェースと互換性を保つことは困難であった。従ってPSRAMには、一般のSRAMには無い様々な動作上の制約が設けられていた。このことから、PSRAMは、低コストであるにも関わらず、その制約のため、使用場面が限られてしまい、ユーザ及びメーカにとって、有効なものとはいえない。従って、制約を排して、SRAMと互換インターフェースを持つPSRAMを実現する必要が生じてきた。

[0004]

PSRAMに、FCRAM(登録商標)というものがある。FCRAMの仕様で、一般のSRAMに無い制約の一例として以下の点がある。FCRAMは、スタンバイ状態(データのリードーライトができない状態、非活性状態)にあるとき、アドレス端子や、チップイネーブル端子、リードーライト端子などのコントロール端子に、所定の電圧を入力しなければならない。

[0005]

これに対し、一般的なSRAMでは、チップイネーブル端子にのみ、入力すべき電圧が指定され、その他の端子に対しては、電圧が指定されない。

そこで、上記のPSRAMの制約を排除するには、所定の信号(電圧)状態を保持して内部に出力する回路を設けることによって、スタンバイ時に、外部から電圧を入力するという制約を排除することが可能となる。図7は、従来のPSRAMの回路構成図である。図7に示すように、PSRAMは、バッファ回路61a~61n、バッファ回路62a~62n、コントロール端子である端子/CE1、端子CE2、端子/WE~端子/LB、アドレス端子である端子A0~端子An、及びOR回路Z2を有している。

[0006]

バッファ回路 6 1 a, 6 1 b は、端子/CE1、端子CE2に入力される信号を、PSRAM内部の回路を駆動できるようにドライブ(増幅)する。

[0007]

端子/CE1、端子CE2は、PSRAMをスタンバイ状態及び非スタンバイ状態 (活性化、非活性化)にするための信号が入力される端子である。端子/CE1端子に 'H' 状態の信号が入力される、もしくは端子CE2に 'L' 状態の信号が入力されると、PSRAMは、スタンバイ状態となる。

[0008]

端子/WEは、データのリード、ライトを制御するための信号が入力される端子である。端子/WEに 'L' 状態の信号が入力されると、PSRAMは、データの書き込みが可能な状態となる。端子/WEに 'H' 状態の信号が入力されると、PSRAMは、記憶していたデータを出力する。

[0009]

端子/LBは、出力(リード)するデータのデータ幅を制御(バイト制御)する信号が入力される端子である。例えば、端子/LBに'L'状態の信号が入力されると、データの下位8ビットのみが出力される。

[0010]

端子A0〜端子Anは、データを書き込む(ライト)アドレス、データを読み出す(リード)アドレス信号が入力される端子である。

OR回路Z2は、バッファ回路61a,61bから出力される信号のOR演算を行い、バッファ回路61c~61n,バッファ回路62a~62nに出力する。OR回路Z2は、バッファ回路61aから 'L'状態の信号、バッファ回路61bから 'H'状態の信号を入力したとき(非スタンバイ状態のとき)、'L'状態の信号を出力する。

$[0\ 0\ 1\ 1]$

PSRAMは、端子/CE1に 'H' 状態の信号、又は端子CE2に 'L' 状態の信号が入力されるとスタンバイ状態となる。このとき、PSRAMは、端子/WEに 'H' 状態、及び 'L' 状態の信号が入力されても、データのリードーライトを行わない。これは、OR回路Z2から 'H' 状態の信号が出力され、バッファ回路61 c \sim 61 n 、バッファ回路62 a \sim 62 n は、信号をドライブしないためである。

[0012]

PSRAMは、端子/CE1に 'L' 状態の信号、端子CE2に 'H' 状態の信号が入力されると非スタンバイ状態となる。OR回路Z2からは、 'L' 状態の信号が出力され、バッファ回路61 c \sim 61 n、バッファ回路62 a \sim 62 n は、ドライブ可能状態となる。PSRAMは、このとき、端子/WEに 'H' 状

態、及び 'L' 状態の信号が入力されることによって、データのリードーライトを行う。 PSRAMは、端子A0~Anに入力されているアドレス信号で示されるアドレスのデータのリードーライトを行う。

[0013]

図8は、バッファ回路の詳細を示した回路図である。図8に示すように、バッファ回路61aは、PチャネルのMOSトランジスタであるトランジスタQ15、Q17、NチャネルのMOSトランジスタであるトランジスタQ16、Q18を有している。トランジスタQ15、Q16、トランジスタQ17、Q18は、インバータ回路を構成している。なお、バッファ回路61bは、バッファ回路61aと同じ構成を有しその詳細な説明は省略する。

[0014]

バッファ回路61cは、PチャネルのMOSトランジスタであるトランジスタQ23、Q24、Q27、NチャネルのMOSトランジスタであるトランジスタQ25、Q26、Q28を有している。トランジスタQ24、Q25、トランジスタQ27、28は、インバータ回路を構成している。トランジスタQ23は、OR回路Z2から、'L'状態の信号が入力されると、トランジスタQ24、Q25から構成されているインバータ回路に電源Vddを供給し、動作可能状態とする。トランジスタQ26は、OR回路Z2から、'H'状態の信号が入力されると、グランドの電圧('L'状態の信号)を、トランジスタQ27、Q28から構成されているインバータ回路に出力する。なお、図に示してないが、バッファ回路61d~61n、バッファ回路62a~62nは、バッファ回路61cと同様の回路構成を有する。

$[0\ 0\ 1\ 5]$

すなわち、PSRAMがスタンバイ状態にあるとき、コントロール端子の端子 /WE〜端子/LB及びアドレス端子の端子A0〜端子Anに入力されている信 号の状態に関わらず、バッファ回路61c〜61n,バッファ回路62a〜62 nからは、 'H' 状態の固定された信号がPSRAMの内部に出力される。これ により、PSRAMがスタンバイ状態時にあるとき、コントロール端子、及びア ドレス端子に電圧を入力することが不要となり、制約を排した、SRAMと互換 インターフェースを持つPSRAMを実現することができる。

[0016]

ところで、バッファ回路を使用した半導体集積回路として、外部制御信号クロックが動作しているか否かを検知する検知回路と、外部制御信号クロックを受け取り、検知回路の検知結果によって、内部制御信号を出力する入力バッファを具備した半導体集積回路がある(例えば、特許文献1参照)。

[0017]

【特許文献1】

特開平11-317076号公報(第2-3頁、第1図)

[0018]

【発明が解決しようとする課題】

ところで、端子/CE1、端子CE2に入力される信号は、バッファ回路61 a,61b、及びOR回路Z2を介して、バッファ回路61c~61n,バッファ回路62a~62nに入力される。端子/CE1,端子CE2に入力された信号は、バッファ回路61a,61b、及びOR回路Z2によって遅延し、バッファ回路61c~61n、バッファ回路62a~62nに出力される。そのため、バッファ回路62cによってドライブされ出力される、端子/WEに入力されている信号は遅延される。さらには、バッファ回路62c自身によっても遅延される。なお、実際は、図に示してないが、トランジスタ以外に、信号のグリッチなどをフィルタリングするために挿入される遅延素子などによって、信号の遅延は、さらに大きくなる。

[0019]

図9は、PSRAM内部のタイミングチャートを示した図である。図9に示す 波形C1は、端子/CE1に入力されている信号波形を示している。波形C2は、端子CE2に入力されている信号波形を示している。波形C3は、端子/WEに入力されている信号波形を示している。波形C4は、OR回路Z2から出力されている信号波形を示している。波形C5は、バッファ回路61cから出力される信号波形を示している。

[0020]

波形C1, C2に示すように、端子/CE1に、 'H'状態、端子CE2に 'H'状態の信号が入力されたとする(PSRAMはスタンバイ状態)。バッファ回路61a, 61b、及びOR回路Z2によって、OR回路Z2から出力される信号の状態遷移は、波形C4に示すように、端子/CE1に入力される信号の状態遷移より遅延する。そして、波形C5に示すように、バッファ回路62cから出力される信号の遷移は、バッファ回路62c自身によって遅延する。

[0021]

スタンバイ状態から非スタンバイ状態に遷移したとき(端子/CE1に入力されている信号が'L'状態に遷移したとき)、波形C3に示すように、データを書き込むための'L'状態の信号が端子/WEに入力されていると、波形C5に示すように遅れて'L'状態の信号がPSRAMの内部に出力される。

[0022]

このため、スタンバイ状態から非スタンバイ状態に遷移したとき、PSRAM の外部では、データの書き込み動作が行われているにもかかわらず、PSRAM 内部では、信号の遅延によって、波形C5に示すように、リード動作をしてしまい、データ衝突が生じてしまうという問題点があった。

[0023]

本発明はこのような点に鑑みてなされたものであり、スタンバイ状態から非スタンバイ状態に遷移したときのデータ衝突を防止する半導体記憶装置を提供することを目的とする。

[0024]

【課題を解決するための手段】

本発明では上記課題を解決するために、図1に示すような、データを動的に保持するメモリコアを有する半導体記憶装置において、スタンバイ状態及び非スタンバイ状態を制御するイネーブル信号を入力する第1のバッファ回路1と、イネーブル信号に応じて、所定のロジック信号もしくはメモリコア5のデータの読み出し及び書き込みを制御するリードーライト信号を出力する第2のバッファ回路2と、イネーブル信号に応じて、ロジック信号を反転した反転信号もしくはリードーライト信号を出力する第3のバッファ回路3と、第2のバッファ回路2から

出力されるリードーライト信号によって、データの読み出し及び書き込みを制御するコントロール回路 4 と、第3のバッファ回路3から出力される反転信号もしくはリードーライト信号によって、データの外部との入出力を制御するデータ出力コントロール回路6 と、を有することを特徴とする半導体記憶装置が提供される。

[0025]

このような、半導体記憶装置によれば、メモリコア5のデータの読み出し及び 書き込みを制御するコントロール回路4に入力される所定のロジック信号と反転 した反転信号によって、外部とのデータの入出力を制御する。これにより、外部 からの書き込みデータと、メモリコア5からの読み出しデータが衝突することが ない。

[0026]

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照して説明する。

図1は、本発明の原理図である。図に示すように、半導体記憶装置は、第1のバッファ回路1、第2のバッファ回路2、第3のバッファ回路3、コントロール回路4、メモリコア5、データ出力コントロール回路6、端子/CE、端子/WE、及び端子D0~Dnを有している。

[0027]

端子/CEには、半導体記憶装置をスタンバイ状態、非スタンバイ状態に制御するためのイネーブル信号が入力される。端子/WEには、データの読み出し、書き込みを制御するためのリードーライト信号が入力される。端子D0~Dnには、外部から記憶すべきデータが入力され、又はメモリコア5に記憶されているデータが出力される。

[0028]

第1のバッファ回路1は、端子/CEからイネーブル信号を入力する。第1のバッファ回路1は、入力したイネーブル信号を第2のバッファ回路2、第3のバッファ回路3、及びコントロール回路4に出力する。

[0029]

第2のバッファ回路2は、第1のバッファ回路1から出力されるイネーブル信号に応じて、所定のロジック信号もしくは端子/WEに入力されるリードーライト信号をコントロール回路4に出力する。具体的には、スタンバイ状態を制御するイネーブル信号が入力されると、第2のバッファ回路2は、そのイネーブル信号が入力されている間、 'H'状態又は 'L'状態の一定のロジック信号を出力する。非スタンバイ状態を制御するイネーブル信号が入力されると、リードーライト信号を出力する。

[0030]

第3のバッファ回路3は、第2のバッファ回路2が出力しているロジック信号と反転した反転信号もしくは端子/WEに入力されるリードーライト信号をデータ出力コントロール回路6に出力する。具体的には、第3のバッファ回路3は、スタンバイ状態を制御するイネーブル信号が入力されると、第2のバッファ回路2が出力しているロジック信号と反転した反転信号を出力する。非スタンバイ状態を制御するイネーブル信号が入力されると、リードーライト信号を出力する。

[0031]

コントロール回路 4 は、第1のバッファ回路 1 から出力されるイネーブル信号 及び第2のバッファ回路から出力されるリードーライト信号に従って、メモリコ ア5のデータの読み出し、書き込みを制御する。

[0032]

メモリコア5は、データを動的に保持するDRAM構造のメモリコアである。 データ出力コントロール回路6は、第3のバッファ回路から出力される反転信 号もしくはリードーライト信号に応じて、データの外部との入出力を制御する。 例えば、データの書き込みであるライト信号を入力すると、端子D0~Dnに入 力されたデータをメモリコア5に出力する。データの読み出しであるリード信号 を入力するとメモリコア5のデータを端子D0~Dnに出力する。

[0033]

以下、原理図の動作について説明する。

非スタンバイ状態のイネーブル信号が端子/CEに入力されたとする。第1の バッファ回路1は、このイネーブル信号を第2のバッファ回路2、第3のバッフ ァ回路3、及びコントロール回路4に出力する。

[0034]

第2のバッファ回路2は、非スタンバイ状態を制御するためのイネーブル信号によって、端子/WEに入力されるリードーライト信号をコントロール回路4に出力する。

[0035]

第3のバッファ回路3は、非スタンバイ状態を制御するためのイネーブル信号によって、端子/WEに入力されているリードーライト信号をデータ出力コントロール回路6に出力する。

[0036]

これにより、非スタンバイ状態では、端子/WEに入力されるリードーライト信号に従って、メモリコア5からデータが入出力され、データ出力コントロール回路6によって、データの外部との入出力が制御される。

[0037]

端子/CEにスタンバイ状態を制御するためのイネーブル信号が入力されると、第2のバッファ回路2は、スタンバイ状態を制御するためのイネーブル信号によって、所定のロジック信号をコントロール回路4に出力する。これにより、スタンバイ状態時に、端子から所定の電圧を入力する必要がなく、一般のSRAMのインターフェースと同様のインターフェースを持つことができる。

[0038]

第3のバッファ回路3は、第2のバッファ回路2から出力されているロジック 信号を反転した反転信号をデータ出力コントロール回路6に出力する。

ここで、スタンバイ状態時に、第2のバッファ回路2から出力されるロジック信号が、リード信号に相当するとする。そして、半導体記憶装置外部では、非スタンバイ状態に制御が遷移し、端子/CEに非スタンバイ状態を制御するイネーブル信号、端子/WEにライト信号が入力されたとする。このとき、半導体記憶装置の外部では、データのライト動作が行われている。しかし、第1のバッファ回路1によるイネーブル信号の遅延によって、さらには、第2のバッファ回路2自身の遅延によって、コントロール回路4へのライト信号の出力が遅れ、コント

ロール回路4には、リード信号が入力される。そのため、メモリコア5からリードデータが出力され、外部のライトデータとのバスファイト(データの衝突)が生じる恐れがある。ところが、データ出力コントロール回路6に、リード信号を反転したライト信号が入力されているので、メモリコア5のリードデータは、端子D0~Dnに出力されない。これにより、信号遅延によるバスファイトを防止することができる。

[0039]

次に、本発明の実施の形態を図面を参照して説明する。

図2は、本発明の実施の形態に係るPSRAMの回路構成図である。図に示すように、PSRAMは、制御端子群T1、アドレス端子群T2、データ端子群T3、バッファ回路部10,20、データ出力コントロール回路30、コントロール回路40、メモリコア50を有している。

[0040]

制御端子群T1は、スタンバイ状態及び非スタンバイ状態を指定するための信号や、データのリードーライトを制御する信号などの制御に関する制御信号が入力される端子群である。

[0041]

アドレス端子群T2は、リードーライトするデータのアドレスを指定するアドレスデータが入力される端子群である。

データ端子群T3は、外部からのデータを入力し及び外部にデータを出力する ための端子群である。

$[0\ 0\ 4\ 2]$

バッファ回路部10は、制御端子群T1に入力される制御信号をドライブする 回路群である。

バッファ回路部20は、アドレス端子群T2に入力されるアドレスデータをドライブする回路群である。

[0043]

データ出力コントロール回路30は、制御端子群T1に入力される制御信号に 応じて、メモリコア50とデータ端子群T3間のデータの通過及び遮断を制御す る回路である。

[0044]

コントロール回路 4 0 は、制御端子群 T 1 に入力された制御信号に応じて、メモリコア 5 0 のデータの入出力を制御する回路である。

メモリコア50は、データを動的に保持するDRAM構造のメモリコアである。メモリコア50は、コントロール回路40の制御に従って、データを記憶し及び記憶したデータを出力する。

[0045]

図3は、図2の制御端子群、アドレス端子群、及びバッファ回路部の一部詳細を示した回路図である。図3に示す端子/CE1、端子CE2、端子/WE、・・及び端子/LBは、図2で示した制御端子群T1に対応する。端子A0~Anは、図2で示したアドレス端子群T2に対応する。バッファ回路11a~11nは図2で示したバッファ回路部10に対応する。バッファ回路21a~21nは、図2で示したバッファ回路部20に対応する。

[0046]

端子/CE1、端子CE2は、PSRAMをスタンバイ状態及び非スタンバイ状態にするためのイネーブル信号が入力される端子である。端子/CE1に'H'状態が入力される、もしくは端子CE2に'L'状態が入力されると、PSRAMは、スタンバイ状態となる。

[0047]

端子/WEは、メモリコア50に対するデータの書き込み、読み出しを制御するためのリードーライト信号が入力される端子である。端子/WEに'L'状態が入力されると、メモリコア50にデータが書き込まれ、'H'状態が入力されると、メモリコア50から記憶していたデータが出力される。

[0048]

端子/LBは、出力するデータのデータ幅を制御(バイト制御)する信号が入力される端子である。例えば、端子/LBに'L'状態の信号が入力されると、データの下位8ビットのみの信号がメモリコア50から出力される。

[0049]

端子A0~端子Anは、メモリコア50にデータを書き込むアドレス信号、メモリコア50から読み出すデータのアドレス信号が入力される端子である。

バッファ回路 11a, 11bは、端子/CE1, CE2に入力されるイネーブル信号を、コントロール回路 40を駆動できるようにドライブする。バッファ回路 11a, 11bから出力される信号は、コントロール回路 40に入力される。また、バッファ回路 11a, 11bから出力される信号は、OR回路 21を介して、バッファ回路 11c \sim 11n, 21a \sim 21n に入力される。

[0050]

OR回路Z1は、バッファ回路11a,11bから出力される信号のOR演算を行い、バッファ回路11c~11n,21a~21nに出力する。OR回路Z1は、バッファ回路11aから 'L'状態の信号、バッファ回路11bから 'H'状態の信号を入力して、L'状態の信号を出力する。すなわち、非スタンバイ状態のとき、OR回路Z1は、'L'状態の信号を出力する。スタンバイ状態のとき、OR回路Z1は、'H'状態の信号を出力する。

[0051]

バッファ回路 1 1 c~1 1 n(バッファ回路 1 1 dを除く)は、バッファ回路 1 1 a,1 1 bに入力される信号の状態に応じて(O R 回路 Z 1 から出力される信号の状態に応じて)、端子/WE~端子/LBに入力される信号を、コントロール回路 4 0 を駆動できるようにドライブしてコントロール回路 4 0 に出力する。バッファ回路 1 1 c~1 1 nは(バッファ回路 1 1 dを除く)、O R 回路 Z 1 から 'L'状態の信号が出力されると、端子/WE~端子/LBに入力される信号をドライブして出力する。 'H'状態の信号が入力されると、端子/WE~端子/LBに入力される信号状態にかかわらず、 'H'状態の信号を出力する。

[0052]

バッファ回路 1 1 d は、O R 回路 Z 1 から 'L' 状態の信号が出力されると、端子/W E に入力される信号をドライブしてデータ出力コントロール回路 3 0 に出力する。 'H'状態の信号が入力されると、端子/W E に入力される信号状態にかかわらず、 'L'状態の信号をデータ出力コントロール回路 3 0 に出力する。なお、データ出力コントロール回路 3 0 は、 'H'状態の信号を入力するとメ

モリコア50から出力されているデータを端子D0~Dnに出力するが、'L' 状態の信号を入力するとメモリコア50から出力されているデータを端子D0~ Dnに出力しない。

[0053]

バッファ回路 $21a \sim 21n$ は、バッファ回路 11a, 11bに入力される信号の状態に応じて(OR回路 Z1 から出力される信号状態に応じて)、端子 A0 ~端子 An に入力される信号を、メモリコア 50 へ出力する。バッファ回路 21 $a\sim 21n$ は、OR回路 Z1 から 'L'状態の信号が出力されると、端子 $A0\sim An$ に入力される信号をドライブしてメモリコア 50 に出力する。OR回路 Z1 から 'H'状態の信号が出力されると、端子 $A0\sim$ 端子 An に入力されている信号状態にかかわらず、 'H'状態の信号をメモリコア 50 に出力する。

[0054]

図4は、バッファ回路の詳細を示した回路図である。図に示すように、バッファ回路11cは、PチャネルのMOSトランジスタであるトランジスタQ1,Q2,Q5を有している。NチャネルのMOSトランジスタであるトランジスタQ3,Q4,Q6を有している。なお、図に示すノードND1は、図3で示したOR回路Z1の出力と接続されている。

[0055]

トランジスタQ1のゲートは、ノードND1と接続されている。トランジスタQ1のソースは、電源Vddに接続されている。

トランジスタQ2,Q3は、インバータ回路を構成している。トランジスタQ2,Q3のゲートは、端子/WEと接続されている。トランジスタQ2のソースは、トランジスタQ1のドレインと接続されている。

[0056]

トランジスタQ4のゲートは、ノードND1と接続されている。トランジスタ Q4のドレインは、トランジスタQ2, Q3のドレインと接続されている。トラ ンジスタQ4のソースは、グランドと接続されている。

[0057]

トランジスタQ5、Q6は、インバータ回路を構成している。トランジスタQ

5, Q6のゲートは、トランジスタQ2~Q4のドレインと接続されている。トランジスタQ5, Q6のドレインは、コントロール回路40に接続されている。

[0058]

これにより、ノードND1が 'L' 状態のとき、すなわち非スタンバイ状態のとき、トランジスタQ1はオンし、トランジスタQ2, Q3は動作状態になる。トランジスタQ2, Q3は、端子/WEに入力されている信号を反転して、トランジスタQ5, Q6は、さらに信号を反転して、コントロール回路40へ出力する。

[0059]

ノードND1が 'H' 状態のとき、すなわちスタンバイ状態のとき、トランジスタQ1はオフし、トランジスタQ2, Q3は動作しない。トランジスタQ4はオンし、トランジスタQ5, Q6のゲートは、グランドに接続される。トランジスタQ5, Q6は、'L' 状態の信号を反転して、'H'状態の信号を出力する

[0060]

すなわち、非スタンバイ状態を指定するイネーブル信号が端子/CE1、端子 CE2に入力されると、バッファ回路11cは、端子/WEに入力される信号を ドライブして、コントロール回路40に出力する。

[0061]

逆に、スタンバイ状態を指定するイネーブル信号が端子/CE1、端子CE2に入力されると、バッファ回路11cは、端子/WEに入力される信号状態にかかわらず、 'H' 状態の信号をコントロール回路40に出力する。これにより、スタンバイ状態時に端子/WEから電圧指定することが不要となる。

[0062]

バッファ回路11dは、PチャネルのMOSトランジスタQ7, Q10, Q12, Q13、NチャネルのMOSトランジスタQ8, Q9, Q11, Q14を有している。

[0063]

トランジスタQ7, Q8は、インバータ回路を構成している。トランジスタQ

7, Q8のゲートは、ノードND1に接続されている。

トランジスタQ9のゲートは、トランジスタQ7, Q8のドレインと接続されている。トランジスタQ9のソースは、グランドと接続されている。

[0064]

トランジスタQ10, Q11は、インバータ回路を構成している。トランジスタQ10, Q11のゲートは、端子/WEと接続されている。トランジスタQ10のソースは、電源Vddに接続されている。トランジスタQ11のソースは、トランジスタQ9のドレインに接続されている。

[0065]

トランジスタQ12のゲートは、トランジスタQ7, Q8のドレインと接続されている。トランジスタQ12のソースは、電源Vddと接続されている。トランジスタQ12のドレインは、トランジスタQ10, Q11のドレインと接続されている。

[0066]

トランジスタQ13, Q14は、インバータ回路を構成している。トランジスタQ13, Q14のゲートは、トランジスタQ10, Q11のドレインと接続されている。また、トランジスタQ12のドレインと接続されている。トランジスタQ13, Q14のドレインは、データ出力コントロール回路30に接続されている。

[0067].

これにより、ノードND1が 'L'状態のとき、すなわち非スタンバイ状態のとき、トランジスタQ9はオンし、トランジスタQ10, Q11は動作状態になる。トランジスタQ10, Q11は、端子/WEに入力されている信号を反転して、トランジスタQ13, Q14に出力する。トランジスタQ13, Q14は、さらに信号を反転して、データ出力コントロール回路30へ出力する。

[0068]

ノードND1が 'H' 状態のとき、すなわちスタンバイ状態のとき、トランジスタQ9はオフし、トランジスタQ10, Q11は動作しない。トランジスタQ12はオンし、トランジスタQ13, Q14のゲートは、電源Vddに接続され

る。トランジスタQ13, Q14は、'H'状態の信号を反転して、'L'状態の信号を出力する。

[0069]

すなわち、非スタンバイ状態を指定するイネーブル信号が端子/CE1、端子 CE2に入力されると、バッファ回路11dは、端子/WEに入力される信号を ドライブして、データ出力コントロール回路30に出力する。

[0070]

逆に、スタンバイ状態を指定するイネーブル信号が端子/CE1、端子CE2に入力されると、バッファ回路11dは、端子/WEに入力される信号状態にかかわらず、 'L' 状態の信号をデータ出力コントロール回路30に出力する。よって、スタンバイ状態にあるときは、バッファ回路11dは、バッファ回路11 cが出力している信号状態と反転した 'L' 状態の信号をコントロール回路40に出力する。

[0071]

以下、タイミングチャートを用いて、PSRAMの動作について説明する。

図5は、ライト時におけるPSRAM内部のタイミングチャートを示した図である。波形A1は、端子/CE1に入力されている信号波形を示す。波形A2は、端子CE2に入力されている信号波形を示す。波形A3は、端子/WEに入力されている信号波形を示す。波形A3は、端子/WEに入力されている信号波形を示す。波形A4は、ノードND1の信号状態を示す。波形A5は、バッファ回路11cから出力される信号波形を示す。波形A6は、バッファ回路11dから出力される信号波形を示す。

[0072]

波形A1, A2に示すように、端子/CE1に 'L'状態の信号、端子CE2に 'H'状態の信号が入力されていると、PSRAMは、非スタンバイ状態である。このとき、ノードND1(OR回路Z1の出力)の信号状態は、波形A4に示すように、'L'状態となる。

[0073]

ノードND1が 'L' 状態より、バッファ回路11cのトランジスタQ1はオンし、トランジスタQ4はオフする。よって、バッファ回路11cは、端子/W

Eに入力される信号状態を出力する。波形A3に示すように、端子/WEには、 'L' 状態の信号が入力されているので、バッファ回路11cは、波形A5に示すように、'L' 状態の信号を出力する。

[0074]

ノードND1が 'L' 状態より、バッファ回路11 dのトランジスタQ9はオンし、トランジスタQ12はオフする。よって、バッファ回路11 dは、端子/WEに入力される信号状態を出力する。波形A3に示すように、端子/WEには、 'L' 状態の信号が入力されているので、バッファ回路11 dは、波形A6に示すように、 'L' 状態の信号を出力する。

[0075]

波形A1に示すように、端子/CE1に入力されている信号が'H'状態に遷移すると、PSRAMは、スタンバイ状態となる。このとき、ノードND1の信号状態は、波形A4に示すように、'H'状態に遷移する。なお、ノードND1の信号の'H'状態への遷移は、バッファ回路11a、OR回路Z1の遅延により、端子/CE1に入力されている信号の状態遷移から遅れる。

[0076]

ノードND1が 'H' 状態より、バッファ回路11cのトランジスタQ1はオフし、トランジスタQ4はオンする。よって、バッファ回路11cは、波形A5に示すように、 'H' 状態の信号を出力する。なお、バッファ回路11cから出力される信号の状態遷移は、バッファ回路11c自身による遅延により、ノードND1に生じている信号の状態遷移から遅れる。

[007.7]

ノードND1が 'H' 状態より、バッファ回路11dのトランジスタQ9はオフし、トランジスタQ12はオンする。よって、バッファ回路11dは、波形A6に示すように、 'L' 状態の信号を出力する。

[0078]

波形A1に示すように、端子/CE1に入力されている信号が'H'状態から 'L'状態に遷移すると、PSRAMは、非スタンバイ状態となる。このとき、 ノードND1の信号状態は、波形A4に示すように、'L'状態に遷移する。な お、ノードND1の信号の'L'状態への遷移は、バッファ回路11a、OR回路Z1の遅延により、端子/CE1に入力されている信号の状態遷移から遅れる。

[0079]

ノードND1が 'L' 状態より、バッファ回路11cのトランジスタQ1はオンし、トランジスタQ4はオフする。よって、バッファ回路11cは、端子/WEに入力されている信号を出力する。波形A3に示すように、端子/WEには、'L' 状態の信号が入力されているので、バッファ回路11cは、波形A5に示すように、'L' 状態の信号を出力する。なお、バッファ回路11cから出力される信号の状態遷移は、バッファ回路11c自身による遅延により、ノードND1に生じている信号の状態遷移から遅れる。

[0080]

ノードND1が 'L' 状態より、バッファ回路11dのトランジスタQ9はオンし、トランジスタQ12はオフする。よって、バッファ回路11dは、端子/WEに入力されている信号を出力する。波形A3に示すように、端子/WEには、 'L' 状態の信号が入力されているので、バッファ回路11dは、波形A6に示すように、 'L' 状態の信号を出力する。

[0081]

以上から、スタンバイ状態から非スタンバイ状態に遷移したとき(端子/CE1に入力されている信号が 'H'状態から 'L'状態に遷移したとき)、端子/WEにライト信号('L'状態)が入力されているにもかかわらず、バッファ回路11c自身の遅延によって、'H'状態の信号(リード信号)をコントロール回路40に出力している。そのため、外部ではライト動作をしているにもかかわらず、メモリコア50からはデータが出力される。しかし、バッファ回路11dによって、バッファ回路11cから出力されている信号と反転した 'L'状態(ライト信号)の信号がデータ出力コントロール回路30に出力されている。そのため、メモリコア50から出力されるリードデータは、データ出力コントロール回路30によって外部に(データ端子群T3)出力されず、これによりバスファイトが防止さ

れる。

[0082]

図6は、リード時におけるPSRAM内部のタイミングチャートを示した図である。波形B1は、端子/CE1に入力されている信号波形を示す。波形B2は、端子CE2に入力されている信号波形を示す。波形B3は、端子/WEに入力されている信号波形を示す。波形B4は、ノードND1の信号状態を示す。波形B5は、バッファ回路11cから出力される信号波形を示す。波形B6は、バッファ回路11dから出力される信号波形を示す。

[0083]

波形B1, B2に示すように、端子/CE1に 'L'状態の信号、端子CE2に 'H'状態の信号が入力されていると、PSRAMは、非スタンバイ状態である。このとき、ノードND1の信号状態は、波形A4に示すように、'L'状態となる。

[0084]

ノードND1が 'L' 状態より、バッファ回路11cのトランジスタQ1はオンし、トランジスタQ4はオフする。よって、バッファ回路11cは、端子/WEに入力される信号状態を出力する。波形B3に示すように、端子/WEには、 'H' 状態の信号が入力されているので、バッファ回路11cは、波形B5に示すように、 'H' 状態の信号を出力する。

[0085]

ノードND1が 'L' 状態より、バッファ回路11dのトランジスタQ9はオンし、トランジスタQ12はオフする。よって、バッファ回路11dは、端子/WEに入力される信号状態を出力する。波形B3に示すように、端子/WEには、 'H' 状態の信号が入力されているので、バッファ回路11dは、波形B6に示すように、 'H' 状態の信号を出力する。

[0086]

波形B1に示すように、端子/CE1に入力されている信号が'H'状態に遷移すると、PSRAMは、スタンバイ状態となる。このとき、ノードND1の信号状態は、波形B4に示すように、'H'状態に遷移する。なお、ノードND1

[0087]

ノードND1が 'H' 状態より、バッファ回路11cのトランジスタQ1はオフし、トランジスタQ4はオンする。よって、バッファ回路11cは、波形B5に示すように、 'H' 状態の信号を出力する。

[0088]

ノードND1が 'H' 状態より、バッファ回路11dのトランジスタQ9はオフし、トランジスタQ12はオンする。よって、バッファ回路11dは、波形B6に示すように、 'L' 状態の信号を出力する。なお、バッファ回路11dから出力される信号の状態遷移は、バッファ回路11d自身の遅延により、ノードND1に生じている信号の状態遷移から遅れる。

[0089]

波形B1に示すように、端子/CE1に入力されている信号が'H'状態から'L'状態に遷移すると、PSRAMは、非スタンバイ状態となる。このとき、ノードND1の信号状態は、波形B4に示すように、'L'状態に遷移する。なお、ノードND1の信号の'L'状態への遷移は、バッファ回路11a、OR回路21の遅延により、端子/CE1に入力されている信号の状態遷移より遅れる

[0090]

ノードND1が 'L' 状態より、バッファ回路11cのトランジスタQ1はオンし、トランジスタQ4はオフする。よって、バッファ回路11cは、端子/WEに入力されている信号を出力する。波形B3に示すように、端子/WEには、 'H' 状態の信号が入力されているので、バッファ回路11cは、波形B5に示すように、 'H' 状態の信号を出力する。

[0091]

ノードND1が 'L' 状態より、バッファ回路11dのトランジスタQ9はオンし、トランジスタQ12はオフする。よって、バッファ回路11dは、端子/WEに入力されている信号を出力する。波形B3に示すように、端子/WEには

、 'H' 状態の信号が入力されているので、バッファ回路 1 1 d は、波形 B 6 に示すように、 'H' 状態の信号を出力する。

[0092]

以上から、スタンバイ状態から非スタンバイ状態に遷移したとき(端子/CE1に入力されている信号が 'H'状態から 'L'状態に遷移したとき)、バッファ回路11cは、端子/WEに入力されているリード信号 ('H'状態)と同じ 'H'状態の信号をコントロール回路40に出力している。このとき、バッファ回路11dは、バッファ回路11cから出力されている信号と反転した 'L'状態(ライト信号)の信号をデータ出力コントロール回路30に出力する。この場合は、データ出力コントロール回路30は、ライト動作(データ端子群T3からメモリコア50への入力)を行い、外部ではリード動作が行われているので、バスファイトが生じることがない。

[0093]

ところで、特開平11-317076号公報で示される入力回路及び該入力回路を有する半導体集積回路では、共通のクロックを入力して内部制御信号を出力する2つのバッファ回路が、動作モードによって切替えて使用される。ある動作モードでは、一方のバッファ回路が内部制御信号を出力し、別の動作モードでは、他方のバッファ回路が内部制御信号を出力し、同時に活性化(使用)されることはない。上記のバッファ回路11c,11dは、共通のリードーライト信号を入力するという点では、上記の入力回路及び該入力回路を有する半導体集積回路と同様であるが、一定状態の信号を出力するのに、OR回路21から出力される信号によって同時に活性化され、又は一定状態の信号を出力停止するのに同時に非活性化される点が異なっている。

[0094]

また、バッファ回路11cとバッファ回路11dは、隣接するように、又は同一のバッファ回路として形成される。バッファ回路11cとバッファ回路11dは、端子/WEから共通の信号を入力するので、隣接して形成することにより、配線の引き回しを短くすることができる。

[0095]

【発明の効果】

以上説明したように本発明では、メモリコアのデータの読み出し及び書き込みを制御するコントロール回路に入力されるロジック信号を反転した反転信号によって、データ出力コントロール回路を制御し、外部とのデータの入出力を制御するようにした。これにより、外部からの書き込みデータと、メモリコアからの読み出しデータとのデータ衝突を防止することができる。

【図面の簡単な説明】

【図1】

本発明の原理図である。

【図2】

本発明の実施の形態に係るPSRAMの回路構成図である。

【図3】

図2の制御端子群、アドレス端子群、及びバッファ回路部の一部詳細を示した 回路図である。

【図4】

バッファ回路の詳細を示した回路図である。

【図5】

ライト時におけるPSRAM内部のタイミングチャートを示した図である。

【図6】

リード時におけるPSRAM内部のタイミングチャートを示した図である。

【図7】

従来のPSRAMの回路構成図である。

【図8】

バッファ回路の詳細を示した回路図である。

【図9】

PSRAM内部のタイミングチャートを示した図である。

【符号の説明】

- 1 第1のバッファ回路
- 2 第2のバッファ回路

- 3 第3のバッファ回路
- 10,20 バッファ回路部
- 11a~11n, 21a~21n バッファ回路
- 6,30 データ出力コントロール回路
- 4,40 コントロール回路
- 5,50 メモリコア
- Q1~Q14 トランジスタ
- Z1 OR回路
- T1 制御端子群
- T2 アドレス端子群
- T3 データ端子群

/CE, D0~Dn, /CE1, CE2, /WE, /LB, A0~An 端子


ND1 ノード

ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054


Serial No.: New Application Filed: November 3, 2003
Inventor: ETO et al

【書類名】

【図1】



ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339




15

ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054

Serial No.: New Application Filed: November 3, 2003 Inventor: ETO et al


【図3】



ARENT FOX KINTNER PLÖTKIN & KAHN, PLLC
1050 Connecticut Avenue, N.W., Suite 400
Washington, D.C. 20036-5339
Docket No. 107337-00054

Serial No.: New Application Filed: November 3, 2003

【図4】




ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054

Serial No.: New Application Filed: November 3, 2003

Inventor: ETO et al


【図 5】



ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054

Serial No.: New Application Filed: November 3, 2003 Inventor: ETO et al

【図6】




ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054

【図7】

Serial No.: New Application Filed: November 3, 2003

Inventor: ETO et al




ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054

Serial No.: New Application Filed: November 3, 2003


Inventor: ETO et al

【図8】



ARENT FOX KINTNER PLOTKIN'& KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339 Docket No. 107337-00054 Serial No.: New Application Filed: November 3, 2003 Inventor: ETO et al

【図9】



【書類名】

要約書

【要約】

【課題】 データを動的に保持するメモリコアを有する半導体記憶装置において、スタンバイ状態から非スタンバイ状態に遷移したときのデータ衝突を防止する

【解決手段】 第1のバッファ回路1は、スタンバイ状態及び非スタンバイ状態を制御するイネーブル信号を入力する。第2のバッファ回路2は、イネーブル信号に応じて、所定のロジック信号及びメモリコア5のデータの読み出し及び書き込みを制御するリードーライト信号を出力する。第3のバッファ回路3は、イネーブル信号に応じて、ロジックを反転した反転信号及びリードーライト信号を出力する。コントロール回路4は、第2のバッファ回路2から出力されるリードーライト信号によって、データの読み出し及び書き込みを制御する。データ出力コントロール回路6は、第3のバッファ回路3から出力される反転信号及びリードーライト信号によって、データの外部との入出力を制御する。

【選択図】 図1

特願2002-321325

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住所

神奈川県川崎市中原区上小田中1015番地

氏 名

富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社